• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本文揭露了形成半導體結構的方法與設備。在某些實施例中，半導體結構可包括：第一鍺碳層，具有第一側及相對第二側；含鍺層，直接接觸第一鍺碳層的第一側；以及第一矽層，直接接觸第一鍺碳層的相對第二側。在某些實施例中，形成半導體結構的方法可包括下列步驟：形成第一鍺碳層於第一矽層的頂上；以及形成含鍺層於第一鍺碳層的頂上。
    公开号:TW201312754A
    申请号:TW101126982
    申请日:2012-07-26
    公开日:2013-03-16
    发明作者:Errol Antonio C Sanchez；Yi-Chiau Huang
    申请人:Applied Materials Inc；
    IPC主号:H01L21-00
    专利说明:
    形成半導體結構的方法與設備
    本發明的實施例大體而言係關於形成半導體結構的方法與設備。
    隨著半導體元件的臨界尺寸(critical dimension)持續縮小，熱製程視窗(thermal process window)(例如，可利用來沉積半導體元件中的層之溫度範圍)可能變得更窄。舉例而言，熱製程視窗可能變得更窄，以限制或防止元件層之間非所欲的原子擴散。不幸地，因熱製程視窗中可利用的溫度範圍變窄之故，所形成之元件層的整體品質(例如，在結晶性(crystallinity)、均質度或其它結構性質方面的品質)可能不佳。就此而言，不佳的層品質可能造成電傳導性或其它容許半導體元件有效運作的性質不佳。
    因此，本發明提供了用於形成半導體結構的方法與設備。
    本文提供了用於形成半導體結構的方法與設備。在某些實施例中，半導體結構包括：第一鍺碳層，具有第一側及相對第二側；含鍺層，直接接觸第一鍺碳層的第一側；以及第一矽層，直接接觸第一鍺碳層的相對第二側。
    在某些實施例中，形成半導體結構的方法可包括下列步驟：在第一矽層的頂上形成第一鍺碳層；以及在第一鍺碳層的頂上形成含鍺層。在某些實施例中，該方法可包括下列步驟：在含鍺層的頂上形成第二鍺碳層；以及在第二鍺碳層的頂上形成第二矽層。
    在某些實施例中，用以形成半導體結構的方法可包括下列步驟：在第一矽層的頂上形成第一鍺碳層；在第一鍺碳層的頂上形成含鍺層；在含鍺層的頂上形成第二鍺碳層；於第一溫度下，在第二鍺碳層的頂上形成第二矽層，第一溫度的範圍自約500至約700度；以及在第二溫度下，退火處理含鍺層，第二溫度的範圍自第一溫度至約攝氏800度。
    在某些實施例中，本發明可被實施成儲存有指令的電腦可讀取媒體，當被處理器執行時，電腦可讀取媒體的指令導致製程腔室進行根據本文所描述之任何實施例的用以形成半導體結構的方法。
    下文描述本發明的其它及進一步實施例。
    本文提供了用於形成半導體結構的方法與設備。本發明的半導體結構可具有諸如鍺碳層(GeC)等元件層，以在可能造成非所欲的化學物種擴散之元件層沉積、元件層退火處理及/或其它需要提升溫度之合適製程期間，減少或防止自含鍺層進入矽層的擴散。本發明的方法(例如，可包括在半導體結構中的一或多個位置處形成GeC層)可允許較高的熱製程視窗(thermal process window)，使得所形成的元件層可具有較高品質的結晶結構等，同時限制或防止元件層之間非所欲的擴散。下文討論其它及進一步實施例。
    第1圖描繪根據本發明的某些實施例的一個範例非限制性半導體結構。舉例而言，半導體結構可為平面的金屬氧化物半導體場效電晶體(MOSFET)，如第1圖所繪示。然而，此半導體結構僅只是半導體結構的一個範例非限制性實施例，且任何合適的半導體結構(例如具有鍺對矽介面的半導體結構)皆可能獲益自本文所揭露之本發明的實施例。舉例而言，可伴隨著本發明範例來應用的半導體結構可為多閘極FET、記憶格(memory cell)、光伏元件或微機電(MEMS)元件。進一步，半導體結構以簡化視圖的方式繪示於第1圖中。因此，對本案所屬技術領域中的習知技藝者而言為明顯的是，半導體結構可包括額外的層及/或特徵，如淺溝槽隔離區域(STI)、金屬矽化物層(用以將源極/汲極及/或閘極區域耦接至電子源)、接近閘極堆疊的間隔物區域(spacer region)或其它常見於半導體結構中的此類特徵。
    半導體元件可包括第一矽層102。舉例而言，第一矽層102可為半導體基板或晶圓，例如，如200 mm或300 mm直徑的晶圓，且許多半導體結構能夠設置於第一矽層102上，以形成電路、記憶格、邏輯閘等。舉例而言，第一矽層102可包含諸如結晶矽(如，Si<100>或Si<111>)、氧化矽、應變矽、矽結構(如鰭片或奈米電線或懸臂)、經摻雜或未經摻雜的多晶矽、經摻雜或未經摻雜的矽晶圓、經圖案化或未經圖案化的晶圓、矽膜層等材料。
    半導體結構包括第一鍺碳層104，第一鍺碳層104設置在第一矽層102的頂上並直接接觸第一矽碳層102。舉例而言，可例如，在下文所描述根據形成半導體結構的方法200之一或多個沉積或退火處理製程期間，利用第一鍺碳層104來限制及/或防止原子自第一矽層102擴散進入含鍺層106。第一鍺碳層104可具有範圍自約50至約300埃的厚度。舉例而言，在某些實施例中，第一鍺碳層104的厚度範圍可自約100至約300埃。第一鍺碳層104可具有至少約1020個原子/cm3的碳含量。可取決於熱預算需求及/或第一鍺碳層104的厚度來變化碳含量。舉例而言，在某些實施例中，取決於熱預算需求及/或第一鍺碳層104的厚度，碳含量的範圍可自約1×1020至約8×1020個原子/cm3。如第1圖所繪示，第一鍺碳層104包括第一側108及相對第二側110。如圖所示，含鍺層106可直接接觸第一鍺碳層104的第一側108。類似地，如圖所示，第一矽層102可直接接觸第一鍺碳層104的相對第二側110。舉例而言，可提供第一鍺碳層104以例如，在退火處理、層形成及/或根據方法200於下文討論的其它方法步驟期間，限制或防止包括在含鍺層106中的鍺及/或其它元素擴散進入第一矽層102。
    含鍺層106可為鍺(Ge)、鍺矽(GeSi)等。含鍺層106可包括摻質，以使含鍺層106受到負摻雜或正摻雜，以用於諸如MOSFET等半導體元件中。舉例而言，含鍺層106可包括諸如磷(P)、銻(Sb)或砷(As)等摻質，以使含鍺層106受到負摻雜，或含鍺層106可包括諸如硼(B)等摻質，以使含鍺層106受到正摻雜。含鍺層106可包括通道區域112，通道區域112設置於含鍺層106中並位於第二鍺碳層114之下。舉例而言，如第1圖所繪示，第二鍺碳層114可形成閘極堆疊116的基底，而閘極堆疊116可設置於通道區域112之上。含鍺層106可包括源極/汲極區域118，源極/汲極區域118設置於含鍺層106中並位在通道區域112的相對側上。源極/汲極區域118可包括刻面(facet)(未圖示)，該刻面可部份延伸於閘極堆疊116下方，或源極/汲極區域118可包括本案所屬技術領域中已知可用於源極/汲極區域118的其它此類特徵。可自鍺(Ge)、摻質、應變值調整元素(strain-adjusting element)等中之一或多者形成源極/汲極區域118。舉例而言，可相應於通道區域112相對地摻雜源極/汲極區域118。舉例而言，源極/汲極區域118可包括應變值調整元素，如調整通道區域112中的應變值，以增進元件效能。
    閘極堆疊116包括第二鍺碳層114，其中第二鍺碳層114可設置於含鍺層106之上。類似於第一鍺碳層，第二鍺碳層114可在第一側直接接觸含鍺層，並且第二鍺碳層114可在相對第二側直接接觸矽層。舉例而言，如第1圖所繪示，第二鍺碳層114可包括第一側120，第一側120可直接接觸含鍺層106，且第二鍺碳層114可包括相對第二側122，相對第二側122可直接接觸設置於第二鍺碳層114之上的第二矽層124。
    舉例而言，類似於第一鍺碳層104，第二鍺碳層114可例如，在形成第二矽層124期間，被利用來限制及/或防止鍺(Ge)自含鍺層106擴散進入第二矽層124。如上文就第一鍺碳層104所討論，第二鍺碳層114的存在可有助於得到供形成第二矽層124所用之較大的熱製程視窗，及/或具有其它優點，如使用先前無法利用的源材料(如製程氣體或前驅物)來形成第二矽層124。
    第一及第二鍺碳層104、114可具有範圍自約20至約300埃的厚度。舉例而言，在某些實施例中，第一鍺碳層104可具有範圍自約100至約300埃的厚度。舉例而言，在某些實施例中，第二鍺碳層114可具有範圍自約20至約100埃的厚度。舉例而言，第二鍺碳層114可具有至少約1020個原子/cm3的碳含量。可取決於形成第二矽層124及/或半導體結構的其它部件的必要製程需求，來變化碳含量。舉例而言，取決於形成第二矽層124及/或半導體結構的其它部件的必要製程需求，碳含量的範圍可自約1×1020至約8×1020個原子/cm3。一般而言，第一或第二鍺碳層104、114中的碳含量可依照需要較高溫度的製程而增加。
    閘極堆疊122可包括高-k介電層126，高-k介電層126設置在第二矽層124的頂上。舉例而言，如本文所使用，高-k介電質可包括具有大於約3.9之介電常數的彼等介電材料。範例高-k介電質可包括氧化鋁(Al2O3)、氧化鉿(HfO2)或氧化鑭(La2O3)。
    閘極堆疊122可包括其它層，例如，半導體或金屬層，以在高-k介電層126之上形成閘極，及/或金屬矽化物層等，用以將電氣連線黏附至閘極。進而，閘極堆疊122可依據待形成結構之類型而包括額外的層。舉例而言，閘極堆疊122可包括額外的金屬層、介電層等，(例如)以形成浮動閘極等，浮動閘極可被利用於諸如隨機存取記憶體(RAM)或快閃記憶格等記憶體結構。
    可使用如本文所揭露之方法200來製造上文所討論且繪示於第1圖中的半導體結構。第2圖描繪用於製造諸如前述半導體結構之半導體結構的方法200的流程圖。根據如第3A至E圖所繪示之半導體結構的製造階段，於下文描述方法200。可在任何合適的製程腔室中進行方法200，例如經配置用於磊晶沉積等的製程腔室。一個範例製程腔室描述於下文並繪示於第3圖中。
    如第3A圖所繪示，方法200藉由在第一矽層102上形成第一鍺碳層104而始於步驟202。已就尺寸、成分等於上文中討論第一矽層102及第一鍺碳層104。可藉由共同流入鍺源氣體及碳源氣體來形成第一鍺碳層104。舉例而言，鍺源氣體可包括鍺烷(GeH4)、二鍺烷(Ge2H6)、較高等級的鍺烷氫化物氣體或二鍺烷氫化物氣體中之一或多者。可於諸如氫氣(H2)等載氣中流入鍺源氣體。舉例而言，碳源氣體可包括鍺(Ge)、碳(C)及氫(H)。一種範例碳源氣體可為甲基鍺烷(methylgermane)(CH3GeH3)。可在範圍自約攝氏300度至約攝氏650度的溫度下，共同流入鍺源氣體及碳源氣體。在某些實施例中，鍺源氣體可包括Ge2H6，該Ge2H6在約攝氏300度下與碳源氣體共同流入。如上文所討論，可變化第一鍺碳層104中的碳含量。舉例而言，可藉由調整鍺源氣體對碳源氣體的流動比例，來變化第一鍺碳層104中的碳含量。
    於步驟204，含鍺層106可形成在第一鍺碳層104的頂上。舉例而言，如上文所討論，含鍺層106可包括鍺(Ge)、矽(Si)、摻質等中之一或多者。舉例而言，當含鍺層包含鍺(Ge)時，可提供鍺源氣體(如在步驟202於上文討論的一或多種鍺源氣體及/或其它鍺源氣體)，以形成含鍺層106。舉例而言，可與諸如氫氣(H2)等載氣一起流入鍺源氣體。或者，當含鍺層106包含鍺矽(GeSi)時，可共同流入鍺源氣體與矽源氣體，以形成含鍺層106。合適的矽源氣體的例子包括矽烷(SiH4)、二矽烷(Si2H6)、二氯矽烷(H2Si2Cl2)等中之一或多者。在某些實施例中，可使用載氣來流入任何用於形成含鍺層106的實施例中的任何源氣體。進一步，任何源氣體可與摻質源氣體共同流入，例如，以摻雜含鍺層106，使得含鍺層106包括正電荷載體或負電荷載體。或者，可例如，藉由離子佈植或本案所屬技術領域中已知的任何合適的佈植技術，在形成含鍺層106之後佈植摻質。
    於步驟206，如第3C圖所示，第二鍺碳層可形成在含鍺層106的頂上。舉例而言，在形成第二鍺碳層114之前，可沉積並圖案化諸如光阻、硬式遮罩等的經圖案化遮罩層(未顯示)。可使用經圖案化遮罩層來界定沿著含鍺層106的表面及至少部份沿著通道區域122的寬度之第二鍺碳114的尺寸。可使用就第一鍺碳層104於上文討論的類似方法來形成第二鍺碳層114。舉例而言，可藉由共同流入鍺源氣體與碳源氣體，來形成第二鍺碳層114。舉例而言，鍺源氣體可包括鍺烷(GeH4)、二鍺烷(Ge2H6)、較高等級的鍺烷氫化物氣體或二鍺烷氫化物氣體中之一或多者。可於諸如氫氣(H2)等載氣中流入鍺源氣體。舉例而言，碳源氣體可包括鍺(Ge)、碳(C)及氫(H)。一種範例碳源氣體可為甲基鍺烷(methylgermane)(CH3GeH3)。可在範圍自約攝氏300度至約攝氏650度的溫度下，共同流入鍺源氣體及碳源氣體。在某些實施例中，鍺源氣體可包括Ge2H6，該Ge2H6在約攝氏300度下與碳源氣體共同流入。如上文所討論，可變化第二鍺碳層114中的碳含量。舉例而言，可藉由調整鍺源氣體對碳源氣體的流動比例，來變化第二鍺碳層114中的碳含量。於步驟208，如第3D圖所繪示，第二矽層124可形成在第二鍺碳層114的頂上。舉例而言，仍可存在經圖案化遮罩層(未顯示)供形成第二矽層124所用。已就尺寸、成分等於上文中討論第二矽層124。可藉由提供矽源氣體來形成第二矽層124。範例矽源氣體可包括就步驟204於上文揭露的任何矽源氣體。舉例而言，由於使用了第二鍺碳層114，該第二鍺碳層114可限制Ge自含鍺層106擴散進入第二矽層124，使一或多種矽源氣體成為可利用的矽源氣體。舉例而言，在某些實施例中，可能尚無法在例如低於約攝氏500度之溫度(此溫度可在缺少第二鍺碳層124的情況下限制擴散)下利用此類矽源氣體。舉例而言，可在範圍自約攝氏500度至約攝氏700度的溫度(如，第一溫度)下，使用上文所列示的一或多種矽源氣體或可用來形成期望品質程度之矽層的任何合適矽源氣體，來形成第二矽層124。矽源氣體可與載氣等氣體共同流入。如第3E圖所繪示，在形成第二矽層124之後，可利用一或多個額外的方法步驟來形成半導體結構。舉例而言，可在經圖案化遮罩層仍存在的同時，將高-k介電層126沉積在第二矽層124的頂上。舉例而言，可使用本案所屬技術領域中所知的任何合適的方法來沉積高-k介電層。
    類似地，可例如，在完成閘極堆疊116之後，形成源極/汲極區域118，例如，藉由提供第二經圖案化遮罩層(未顯示)來保護閘極堆疊116，同時在含鍺層106中蝕刻及/或沉積源極/汲極區域118。舉例而言，可等向性及/或方向性蝕刻含鍺層106，以在含鍺層106中形成經蝕刻區域，用於沉積源極/汲極區域118。可使用本案所屬技術領域中所知的任何合適方法，在經蝕刻區域中沉積源極/汲極區域118。舉例而言，可利用鍺源氣體、摻質源氣體、應變值調整源氣體等中之一或多者來沉積源極/汲極區域118。舉例而言，可利用應變值調整源氣體來調整源極/汲極區域118的一或多個晶格參數，使應變值適用於通道區域122。舉例而言，通道區域122中的應變值可改變通道區域122的電氣性質，以增進如反應時間等整體元件效能。或者，如上文所討論，可佈植摻質進入源極/汲極區域118。
    進而，半導體結構的一或多個層可經退火處理，以增進各層的品質程度。舉例而言，因為有諸如第一及第二鍺碳層104、114等擴散限制層存在之故，本發明的方法可有利地允許較高溫度下的退火處理。舉例而言，方法200可例如，在退火處理可能對層品質有益的製程的任何階段，包括一或多個退火處理步驟。舉例而言，在已沉積源極/汲極區域之後，可在第二溫度下退火處理含鍺層106，第二溫度的範圍可自如上文所討論的第一溫度(如，約攝氏500度至約攝氏700度)至約攝氏800度。在某些實施例中，第二溫度可為約攝氏600度至約攝氏800度。
    本文所揭露之本發明的方法的實施例可用於任何合適的製程腔室中，包括那些適於進行磊晶沉積製程的製程腔室，如可購自美國加州聖大克勞拉市的應用材料公司之RP EPI反應器。範例製程腔室就第4圖描述於下文，第4圖描繪半導體基板製程腔室400的概要剖面圖，半導體基板製程腔室400適於進行本發明的部分。製程腔室400可適於進行磊晶沉積製程，且用來說明的製程腔室400包含腔室本體440、支援系統430及控制器440。第4圖所描繪的製程腔室僅為說明性質，且本發明的方法也可有利的用在其它製程腔室中，包括那些就磊晶沉積製程以外的製程所配置的製程腔室。
    腔室本體410通常包括上部402、下部404及外殼420。真空系統423可耦接至腔室本體410，以有助於在腔室本體410內維持期望的壓力。在某些實施例中，真空系統423可包含節流閥(未顯示)及真空泵419，節流閥及真空泵419可用來排空腔室本體410。在某些實施例中，可藉由調整節流閥及/或真空泵419來調控腔室本體410內的壓力。上部402設置於下部404上，且上部402包括蓋406、夾持環408、襯墊416、基底板412、一或多個上方加熱燈436及一或多個下方加熱燈452、及上方高溫計456。在某些實施例中，蓋406可具有具有類圓頂形式因子；然而，也可考慮使蓋具有其它形式因子(如，平坦或反向曲線蓋)。下部404耦接至製程氣體進氣埠414及排放埠418，且下部404包含基底板總成421、下圓頂432、基板支撐件424、預熱環422、基板舉升總成460、基板支撐件總成464、一或多個上方加熱燈438及一或多個下方加熱燈454、及下方高溫計458。儘管用術語「環(ring)」來描述製程腔室400的某些部件(如預熱環422)，但可考慮該等部件的外型並不一定是圓形，且可包括任何外型，包括但不限於，矩形、多邊形、卵形等。氣體源417可耦接至腔室本體410，以提供一或多種製程氣體至腔室本體410。在某些實施例中，純化器(purifier)415可耦接至氣體源417，以在一或多種製程氣體進入腔室本體410之前過濾或純化一或多種製程氣體。
    在處理期間，基板401設置於基板支撐件424上。燈436、438、452及454為紅外線(IR)輻射(即，熱)源，且在操作上，燈436、438、452及454在整個基板404上產生預定的溫度分布。蓋406、夾持環408及下圓頂432可由石英形成；然而，也可使用其它IR可通透且製程相容的材料來形成該等部件。
    基板支撐件總成464一般包括支撐托架434，支撐托架434具有複數個支撐銷466耦接至基板支撐件424。基板舉升總成460包含基板舉升桿426及複數個舉升銷模組461，舉升銷模組461選擇性地安置在基板舉升桿426的各墊427上。在一個實施例中，舉升銷模組461包含視情況任選的舉升銷428之上部，舉升銷428之上部以可移動方式設置穿過基板支撐件424中的第一開口462。在操作上，可移動基板舉升桿426而接合舉升銷428。當基板舉升桿與舉升銷接合時，舉升銷428可升高基板404於基板支撐件424上方，或降低基板404至基板支撐件424上。
    支援系統430包括用於在製程腔室400中執行與監視預定製程(如，生長磊晶矽膜的製程)的部件。此類部件通常包括製程腔室400的多個次系統(如，氣體面板、氣體分配導管、真空與排放次系統等)及元件(如，電源、製程控制設備等)。這些部件已為本案所屬技術領域中的習知技藝者所熟知，且為了清晰之故而自圖式省略。
    可提供控制器440並將控制器440耦接至製程腔室400，以控制製程腔室400的部件。控制器440可為任何合適的控制器，以控制基板製程腔室的操作。控制器440通常包含中央處理單元(Central Processing Unit；CPU)442、記憶體444及支援電路446，且控制器可直接耦接至且控制製程腔室400及支援系統430(如第4圖所示)，又或者控制器可透過與製程腔室及/或支援系統相關聯的電腦(或控制器)耦接至且控制製程腔室400及支援系統430。
    CPU 442可為任何形式的通用電腦處理器，通用電腦處理器可用於工業設定(industrial setting)中。支援電路446耦接至CPU 442，且支援電路446可包含快取(cache)、時脈電路、輸入/輸出次系統、電源等。CPU 442的記憶體444(或電腦可讀取媒體)可為一或多種易於使用的記憶體，如隨機存取記憶體(RAM)、唯讀記憶體(ROM)、軟碟、硬碟，或本地或遠端的任何其它形式的數位儲存裝置。諸如本文所描述之本發明的方法等的軟體例行程序可儲存於控制器440的記憶體444中。當由CPU 442執行時，軟體程序可使CPU 442轉換為特定用途電腦(控制器)440。軟體程序也可由第二控制器(未顯示)儲存及/或執行，第二控制器位於控制器440遠端。交替或組合，在某些實施例中，例如製程腔室400在該些實施例中為多腔室處理系統的部分，多腔室處理系統的各製程腔室可具有自身的控制器，用以控制可在彼等特定製程腔室中進行的本文所揭露之本發明的方法的部分。在這樣的實施例中，個別控制器的配置可類似控制器440，且個別控制器可耦接至控制器440，以與製程腔室400的操作同步。
    因此，用於形成半導體結構的方法與設備已於本文提出。本發明的半導體結構可具有諸如鍺碳層(GeC)等的元件層，以在可能造成非所欲的化學物種擴散之元件層沉積、元件層退火處理及/或其它需要提升溫度之合適製程期間，減少或防止自含鍺層進入矽層的擴散。本發明的方法(例如，可包括在半導體結構中的一或多個位置處形成GeC層)，可允許較高的熱製程視窗，使得所形成的元件層可具有較高品質的結晶結構等，同時限制或防止元件層之間非所欲的擴散。
    儘管上文導向本發明之實施例，但可在不悖離本發明之基本範疇下發想本發明的其它及進一步的實施例。
    102‧‧‧第一矽層
    104‧‧‧第一鍺碳層
    106‧‧‧含鍺層
    108‧‧‧第一側
    110‧‧‧相對第二側
    112‧‧‧通道區域
    114‧‧‧第二鍺碳層
    116‧‧‧閘極堆疊
    118‧‧‧源極/汲極區域
    120‧‧‧第一側
    122‧‧‧相對第二側
    124‧‧‧第二矽層
    126‧‧‧高-k介電層
    200‧‧‧方法
    202~208‧‧‧步驟
    400‧‧‧製程腔室
    401‧‧‧基板
    402‧‧‧上部
    404‧‧‧下部
    406‧‧‧蓋
    408‧‧‧夾持環
    410‧‧‧腔室本體
    412‧‧‧基底板
    414‧‧‧氣體進氣埠
    415‧‧‧純化器
    416‧‧‧襯墊
    417‧‧‧氣體源
    418‧‧‧排放埠
    419‧‧‧真空泵
    420‧‧‧外殼
    421‧‧‧基底板總成
    422‧‧‧預熱環
    423‧‧‧真空系統
    424‧‧‧基板支撐件
    426‧‧‧基板舉升桿
    427‧‧‧墊
    428‧‧‧舉升銷
    430‧‧‧支援系統
    432‧‧‧下圓頂
    434‧‧‧支撐托架
    436‧‧‧上方加熱燈
    438‧‧‧燈
    440‧‧‧控制器
    442‧‧‧CPU
    444‧‧‧記憶體
    446‧‧‧支援電路
    452‧‧‧下方加熱燈
    454‧‧‧燈
    456‧‧‧上方高溫計
    458‧‧‧下方高溫計
    460‧‧‧基板舉升總成
    461‧‧‧舉升銷模組
    462‧‧‧第一開口
    464‧‧‧基板支撐件總成
    466‧‧‧支撐銷
    可藉由參照描繪於隨附圖式中之本發明的說明性實施例，而瞭解以上所簡述且更詳細於下文中討論之本發明的實施例。然而，應注意的是，隨附圖式僅為說明本發明之典型實施例，而非用於限制其範疇，本發明亦允許其它等效實施例。
    第1圖描繪根據本發明的某些實施例之範例非限制性半導體結構。
    第2圖描繪用於形成半導體結構之方法的流程圖。
    第3A至3E圖描繪根據本發明的某些實施例的半導體結構之製造階段。
    第4圖描繪根據本發明的某些實施例，適於進行本文所揭露之方法的製程腔室。
    為方便瞭解，在可能情況下已使用相同元件符號以指出諸圖所共有之相同元件。圖式並非按比例繪製，且可能為了清晰之故而加以簡化。可考慮將一個實施例之元件及特徵有利地併入其它實施例，而無需進一步記載。
    200‧‧‧方法
    202~208‧‧‧步驟
    权利要求:
    Claims (20)
    [1] 一種半導體結構，包含：一第一鍺碳層，具有一第一側及與一相對第二側；一含鍺層，直接接觸該第一鍺碳層之該第一側；以及一第一矽層，直接接觸該第一鍺碳層之該相對第二側。
    [2] 如請求項1所述之半導體結構，其中該第一鍺碳層具有範圍自約20埃至約300埃之一厚度。
    [3] 如請求項1所述之半導體結構，其中該第一鍺碳層具有至少約1020個原子/cm3之一碳含量。
    [4] 如請求項1所述之半導體結構，其中該含鍺層可為鍺(Ge)或鍺矽(GeSi)。
    [5] 如請求項1所述之半導體結構，進一步包含：一第二鍺碳層，設置於該含鍺層之上，該第二鍺碳層具有一第一側及一相對第二側，其中該第二鍺碳層之該第一側直接接觸該含鍺層；以及一第二矽層，設置於該第二鍺碳層之上，其中該第二鍺碳層之該相對第二側直接接觸該第二矽層。
    [6] 如請求項5所述之半導體結構，其中該含鍺層進一步包含：一通道區域，設置於該含鍺層中並位在該第二鍺碳層下方；以及多個源極/汲極區域，設置於該含鍺層中並位在該通道區域的多個相對側上。
    [7] 如請求項6所述之半導體結構，進一步包含：一高-k介電層，設置於該第二矽層的頂上。
    [8] 如請求項7所述之半導體結構，其中該第一鍺碳層具有範圍自約100埃至約300埃之一厚度。
    [9] 如請求項7所述之半導體結構，其中該第二鍺碳層具有範圍自約20埃至約100埃之一厚度。
    [10] 如請求項7所述之半導體結構，其中該第二鍺碳層具有至少約1020個原子/cm3之一碳含量。
    [11] 一種形成一半導體結構的方法，包含下列步驟：形成一第一鍺碳層於一第一矽層的頂上；以及形成一含鍺層於該第一鍺碳層的頂上。
    [12] 如請求項11所述之方法，進一步包含下列步驟：形成一第二鍺碳層於該含鍺層的頂上；以及形成一第二矽層於該第二鍺碳層的頂上。
    [13] 如請求項12所述之方法，其中該第二矽層係在範圍自約500至約700度之一溫度下形成。
    [14] 如請求項13所述之方法，其中形成該第二矽層之步驟進一步包含下列步驟：流入一或多種矽前驅物，以形成該第二矽層。
    [15] 如請求項12所述之方法，其中形成該第二鍺碳層之步驟進一步包含下列步驟：共同流入一鍺源氣體及一碳源氣體。
    [16] 如請求項15所述之方法，其中該鍺源氣體及該碳源氣體可於範圍自約攝氏300度至約攝氏650度之一溫度下共同流入。
    [17] 如請求項16所述之方法，進一步包含下列步驟：退火處理該含鍺層。
    [18] 如請求項12所述之方法，進一步包含下列步驟：形成一高-k介電層於該第二鍺碳層的頂上。
    [19] 一種形成一半導體結構的方法，包含下列步驟：形成一第一鍺碳層於一第一矽層的頂上；形成一含鍺層於該第一鍺碳層的頂上；形成一第二鍺碳層於該含鍺層的頂上；於範圍自約500至約700度之一第一溫度下形成一第二矽層於該第二鍺碳層的頂上；以及於一第二溫度下退火處理該含鍺層，該第二溫度的範圍係自該第一溫度至約攝氏800度。
    [20] 如請求項19所述之方法，其中該第一鍺碳層係形成達範圍自約100埃至約300埃之一厚度，且其中該第二鍺碳層係形成達範圍自約20埃至約100埃之一厚度。
    类似技术:
    公开号 | 公开日 | 专利标题
    JP3660897B2|2005-06-15|半導体装置の製造方法
    TWI430335B|2014-03-11|選擇性沉積磊晶層的方法
    US20040175893A1|2004-09-09|Apparatuses and methods for forming a substantially facet-free epitaxial film
    KR100940377B1|2010-02-02|성막 방법, 성막 장치 및 컴퓨터에서 판독 가능한 매체
    US5599735A|1997-02-04|Method for doped shallow junction formation using direct gas-phase doping
    TW200305202A|2003-10-16|Method and apparatus for forming silicon containing films
    TW201019399A|2010-05-16|A microwave activation annealing process
    US20130023111A1|2013-01-24|Low temperature methods and apparatus for microwave crystal regrowth
    US10269571B2|2019-04-23|Methods for fabricating nanowire for semiconductor applications
    JP5018473B2|2012-09-05|半導体装置の製造方法
    US20090065816A1|2009-03-12|Modulating the stress of poly-crystaline silicon films and surrounding layers through the use of dopants and multi-layer silicon films with controlled crystal structure
    US20050106894A1|2005-05-19|Semiconductor device and method for fabricating same
    JP2004281591A|2004-10-07|半導体エピタキシャルウエハとその製法，半導体装置及びその製法
    TWI520335B|2016-02-01|形成半導體結構的方法與設備
    WO2005088688A1|2005-09-22|基板処理装置および半導体装置の製造方法
    US20150179743A1|2015-06-25|Graphene as a Ge Surface Passivation Layer to Control Metal-Semiconductor Junction Resistivity
    CN107026070A|2017-08-08|半导体装置的制作方法
    US20120258582A1|2012-10-11|Method and apparatus for selectively growing doped epitaxial film
    CN110444473A|2019-11-12|嵌入式锗硅器件的制造方法及嵌入式锗硅器件结构
    US7776751B2|2010-08-17|Process for producing silicon compound
    CN103633027A|2014-03-12|一种形成源漏区双外延层的方法
    JP4004277B2|2007-11-07|半導体装置の製造方法
    JP2006294953A|2006-10-26|半導体装置の製造方法及び製造装置
    JP2014082351A|2014-05-08|半導体装置の製造方法
    JP2005217400A|2005-08-11|ナノ粒子構造を有する多結晶シリコン層およびその製造方法
    同族专利:
    公开号 | 公开日
    TWI520335B|2016-02-01|
    WO2013016338A1|2013-01-31|
    US20130026540A1|2013-01-31|
    US8669590B2|2014-03-11|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    DE19533313A1|1995-09-08|1997-03-13|Max Planck Gesellschaft|Halbleiterstruktur für einen Transistor|
    US6399970B2|1996-09-17|2002-06-04|Matsushita Electric Industrial Co., Ltd.|FET having a Si/SiGeC heterojunction channel|
    US7064399B2|2000-09-15|2006-06-20|Texas Instruments Incorporated|Advanced CMOS using super steep retrograde wells|
    US6927140B2|2002-08-21|2005-08-09|Intel Corporation|Method for fabricating a bipolar transistor base|
    US7098095B1|2002-12-10|2006-08-29|National Semiconductor Corporation|Method of forming a MOS transistor with a layer of silicon germanium carbon|
    US6943407B2|2003-06-17|2005-09-13|International Business Machines Corporation|Low leakage heterojunction vertical transistors and high performance devices thereof|
    US7064037B2|2004-01-12|2006-06-20|Chartered Semiconductor Manufacturing Ltd.|Silicon-germanium virtual substrate and method of fabricating the same|
    US7338886B2|2005-04-15|2008-03-04|Chartered Semiconductor Manufacturing, Ltd.|Implantation-less approach to fabricating strained semiconductor on isolation wafers|
    US7422966B2|2005-05-05|2008-09-09|Micron Technology, Inc.|Technique for passivation of germanium|
    US7525149B2|2005-08-24|2009-04-28|Micron Technology, Inc.|Combined volatile and non-volatile memory device with graded composition insulator stack|
    KR20090044566A|2007-10-31|2009-05-07|주식회사 하이닉스반도체|반도체 기판 제조 방법|
    US20100081293A1|2008-10-01|2010-04-01|Applied Materials, Inc.|Methods for forming silicon nitride based film or silicon carbon based film|
    EP2315238B1|2009-10-26|2012-06-20|Nxp B.V.|Heterojunction Bipolar Transistor|US9666486B1|2016-05-18|2017-05-30|International Business Machines Corporation|Contained punch through stopper for CMOS structures on a strain relaxed buffer substrate|
    法律状态:
    2019-11-01| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    US201161511604P| true| 2011-07-26|2011-07-26||
    US13/218,782|US8669590B2|2011-07-26|2011-08-26|Methods and apparatus for forming silicon germanium-carbon semiconductor structures|
    [返回顶部]